VDI nachrichten, 1.8.2003
Der Schritt zu 90-nm-Strukturen in der Chipindustrie ist klar vorgezeichnet: 2004 werden sie Realität. Das und vieles mehr prognostiziert die neue Version der Halbleiter-Roadmap, die wichtige Eckpfeiler der Chiptechnologie festschreibt. Seit dem 16. Juli gibt es die „ITRS 2003“, die International Technology Roadmap for Semiconductors, als Entwurf präsentiert zur Industriemesse Semicon West in San Francisco. Bis Ende des Jahres soll sie in einzelnen Working Groups mit mehr als 1000 ehrenamtlichen Firmenvertretern ausdiskutiert und festgeschrieben werden.
Seit 1992 gibt es diese Roadmap, die – alle zwei Jahre fortgeschrieben – versucht, den Weg des Halbleiterfortschritts für die nächsten 15 Jahre vorzuzeichnen. Was sind nun die Kernpunkte der ITRS 2003? Kurzfristig der Übergang auf die 90-nm-Chipgeometrie bei Prozessoren und Drams. Die Geometrie ist traditionell der Treiber der Technologie. Obwohl viele andere Einzelelemente wie sparsamer Leistungsverbrauch, hohe Verarbeitungsgeschwindigkeit, Kosten pro bit bzw. Funktion, neue Funktionalitäten (nichtflüchtige Speicher oder Bildwandler), und Kompaktheit ebenfalls dazugehören.
Der Übergang auf 90 nm, obwohl er in der tiefsten Rezession der Halbleitergeschichte kommt, liegt voll im Zeitplan der letzten Roadmap von 2001. „Die Trends sind unverändert“, sagt Alan Allan von Intel. „Aber es gibt einige Schwierigkeiten in der Dram-Arena, beim Entwurf der Speicherzellen.“ Modifikationen im Dram-Modell der Roadmap sind die Folge. Vor allem: Die 2002 anvisierte Beschleunigung des Innovationszyklus auf zwei Jahre ist abgesagt. Es bleibt beim dreijährigen Takt. Somit wurde die 90-nm-Technik, so Allan, wieder leicht gebremst: „Wir haben sie ins Jahr 2004 verlegt.“ Wie ursprünglich vorgesehen.
„Das ist vor allem auch eine Frage der Definition“, erklärt Andreas Neuber von M+W Zander in Stuttgart. „Die
Roadmap ist heute viel genauer in ihrer Definition der Sprungstellen oder ‚nodes‘ für jede Produktgruppe. Ein node gilt heute als erreicht, wenn sich mindestens zwei Firmen mit der Fertigung von Massenprodukten qualifizieren.“
Für Systemintegratoren wie M+W Zander, im Reinraumbau und in der Umwelttechnik weltweit profiliert, heißt das: Im dreiphasigen Anlauf der Chipfertigung zur Produktionsreife, so Neuber, müssen die Entwicklungs-Tools zwei bis drei Jahre vorher verfügbar sein. Das ist in der Chipflaute nicht von allen Zulieferern immer zu schaffen. Die 130-nm-Vorgängergeneration, laut Roadmap für 2001 angesagt, lief erst 2002 auf Massenstückzahlen hoch. Doch der Übergang in die 90-nm-Ära, weiß Allan, ist bereits gut angelaufen.
Die Photolithografie der Chipstrukturen ist heute der wichtigste Treiber und Garant der Strukturverfeinerung. Da kommt jenseits der 45-nm-Strukturen beim gegenwärtigen Stand der Dinge die ins extrem ultraviolette, röntgen-nahe Spektrum erweiterte EUV-Lithografie ins Spiel. Ob die allerdings in der Massenfertigung funktioniert, ist trotz des erheblichen Forschungsaufwandes immer noch nicht klar.
Und soeben ist ein neuer Langfrist-Kandidat aufgetaucht: Immersions-Lithografie. Bei der Waferbelichtung wird der Zwischenraum zwischen Objektiv und Wafer mit hoch reinem Wasser gefüllt. Dessen Brechkraft erlaubt mit Linsen, deren numerische Apertur größer als eins ist, die Abbildung stärker verkleinerter Strukturen. „Wenn die Immersions-Lithographie mit Licht von 193 nm und 157 nm funktioniert“, sieht Neuber voraus, „kann sich das Spiel komplett verändern. Dann ließe sich EUV weiter hinausschieben.“
Nicht nur das bringt Verwerfungen in die Chipevolution. Langsam muss die Entwicklung noch größerer Wafer mit 450 mm Durchmesser anlaufen, wenn sie in zehn Jahren benötigt werden. Im gleichen Zeitrahmen neigt sich der 40 Jahre verlässliche Innovationsmechanismus der Strukturverfeinerung („Downscaling“) der Silizium-CMOS-Schaltungen seinem Ende entgegen. Neue Halbleiterprinzipien und Materialien werden gebraucht. Und im Sinne dieser und anderer Roadmaps sicherlich – oder hoffentlich – auch gefunden. WERNER SCHULZ [...]--> |
