III/V on backplane, sowie III/V on Si ist ein sehr interessantes Thema, an dem sich viele schon die Zähne ausgebissen haben.
Testbarkeit von größeren Arrays aus echten(!) Micropixeln ebenso.
Testbarkeit des Interconnect (Treiberströme, Kontakte, Widerstände) ebenso.
Defektdichten auf den LED-Wafern lassen sich nicht wegdiskutieren, schon garnicht bei oder mit Apple.
Möglicherweise hat man dort ja in der Athena Fab oder in Arizona ein neues Verfahren zum Tiling von Display-Chiplets ersonnen, um das Problem einigermaßen zu lösen.
Dabei wäre dann die Frage, wie man die Übergäne zwischen den Kacheln versteckt/vernebelt ohne dass es in der ultrafeinen Pixelpitch auffällt.
Spannendes Thema.